CA Midterm_2 Review

Midterm_2 Review

▶

Lectures

CS61C Spring 2024CS110 Spring 2024Viedos of 22 Fall

Datapath & Controller

DatapathDatapath & Controller

Pipeline

“Iron Law” Of Performance

E.G

▶

Solution

注意各个部分的含义。

Hazards

1. Structural Hazards

• Abstract
  由硬件限制引起的。Pipeline中的两个或更多指令争夺单个物理资源。

• Solution:

  1. 指令和数据memory分开(Instruction cache and data cache)
  2. 增加硬件数量
  3. 设计硬件：寄存器在时钟上升沿写入，在后半个时钟周期任意读取 (in the textbook “the second half clock cycle”)
  4. Wait/Stall

2. Data Hazards

• Abstract

  1. RAW(Read after write)
  2. WAW
  3. WAR

• Solition:

  1. Insert bubbles
  2. Forwarding or bypass(寄存器)

How to decide op1_src?

第一个指令必须写入寄存器，第二指令、第三个指令必须读取寄存器。（分别对应ALU后和Dmem后的转发）

• 针对与lw指令后的Data Hazards

  • Solution
    • Wait/Stall
    • Code scheduling

  所以如果不重新排序，这里有一个不可避免的延迟。

3. Control Harzards